一、课程介绍：

《Xilinx FPGA系统设计与接口实现》课程主要讲授基于FPGA的数字系统和接口电路设计的关键技术，从各方面引导学员深入学习理解FPGA数字系统以及接口开发的本质。

课程内容结合了讲师大量的工程科研和教学实践成果，理论丰富，实验内容合理，具有非常强的系统性和实用性，可以引导学员快速提高FPGA数字系统设计水平，从而能够更快地完成设计，缩短开发时间，降低开发成本。

本课程为期两天，为FPGA开发系列经典课程，需要学员具备数字电路等基础知识，期望以软、硬结合的方式由浅入深的将参训人员带入更高的FPGA设计领域，并全面熟练地掌握FPGA外设开发实用技巧。课程采用Xilinx Vivado软件和Xilinx FPGA开发板进行实验，讲解原理将通过实验来验证说明，不仅加深学员的随堂理解，也可以为学员以后的工程实现提供一份参考模版。

二、协办单位：

中国高科技产业化研究会智能信息处理分会

三、主办单位：

北京中际孚歌科技有限公司

北京中际赛威文化发展有限公司

四、研修时间：2026年4月24- 25日 （两天授课）

五、研修地点：南京

六、培训对象：

课程适合于使用Xilinx或Altera、Lattice等厂家的FPGA器件进行科研和产品开发的工程技术人员，也适合于相关专业领域的教师和研究生。参加学习的学员只需要具有数字电路的基础知识即可完成本课程的学习。

七、工具平台:

Xilinx Vivado 2020.2 以上版本、高性能PC机。

八、课程内容

第1章 高性能FPGA体系结构与平台设计

1.1 FPGA底层架构与可编程逻辑资源深度解析

1.2 底层原语级深度应用

1.3 FPGA电气特性与IO接口电平标准分析

1.4 FPGA分类、性能评估与选型策略

1.5 高速AXI总线协议剖析

1.6 基于Vivado的FPGA资源进阶分析

第2章 低速接口协议设计与工程实现

2.1 RS232/RS485/RS422异步串行通信机制与实现

2.2 I²C多控制串行总线设计与实现

2.3 SPI高速同步串行接口设计与实现

2.4 EMIF外部存储及DSP接口设计与时序分析

2.5 基于UDP协议栈的以太网接口实现

2.6 低速接口深入浅出手写实验

第3章 SERDES高速接口深入解析

3.1 SERDES接口基本原理

3.2 发射/接收链路底层结构

3.3 工程化SERDES解决方案与IBERT眼图分析

3.4 基于AURORA协议的万兆光纤接口进阶实验

第4章 RapidIO高速互连接口设计与高级实现

4.1 RapidIO协议层结构与传输机制深度解析

4.2 Xilinx RapidIO IP核配置与定制化设计

4.3 Xilinx RapidIO端点设计实例

第5章 PCI Express总线体系与DMA高速传输技术

5.1 PCIe 协议深度解析

5.2 Xilinx PCIe解决方案与IP核深入使用

5.3 基于PCIe DMA的高速数据链路设计与驱动联调实例

第6章 DDR高带宽存储与HBM超高带宽存储实现

6.1 存储接口技术演进与体系结构分析

6.2 DDR3存储控制器设计原理及FPGA实现

6.3 Xilinx MIG IP核高级配置与性能优化

6.4 DDR3存储典型实现（实验）

6.5 基于Ultrascale+的HBM超高带宽存储技术与应用实例

九、主讲专家：

徐老师，主要从事遥感信息实时处理领域的研究，具有丰富的FPGA开发经验，负责和参与过多个FPGA相关项目的开发，包括高速采集存储平台、压缩及解压缩信号处理平台、图像实时检测处理平台等等。发表论文8篇，受理与授权国家发明专利4项，任中国高科技产业化研究会智能信息处理产业化分会理事。

十、培训费用及注意事宜：

1.培训费：3990元/人 (含培训费、午餐费、讲义资料费等)。

2.培训期间食宿统一安排，费用自理。

3.收款、开发票、培训会务工作由北京中际孚歌科技有限公司负责。

十一、证书颁发： 培训结束后由主办单位向学员颁发结业证书。

十二、课程咨询：010-64113137